Requested Patent:

JP2001051025A

Title:

PROGRAM DEBUGGING APPARATUS FOR SEMICONDUCTOR TEST:

Abstracted Patent:

JP2001051025;

Publication Date:

2001-02-23;

Inventor(s):

AZUMA SHINSAKU;; FUKUSHIMA KIYOSHI ;

Applicant(s):

ADVANTEST CORP:

Application Number:

JP19990228487 19990812;

Priority Number(s):

IPC Classification:

G01R31/28; G01R35/00; G06F11/22; G06F11/25; G06F11/28;

Equivalents:

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a program debugging apparatus which obtains a test result similar to that in a case where a program for semiconductor test is operated with respect to an actual semiconductor device to be inspected and by which the content of the program for semiconductor test can be verified accurately on the basis of the test result SOLUTION: A test emulation part 140 operates a device test program 112 to be an object to be debugged under the operating system of a general-purpose computer, and a semiconductor testing apparatus is constituted in a pseudo manner. An HDL simulation part 150 simulates a semiconductor device on the basis of a file which is described by a hardware description language. The semiconductor device which is simulated by the HDL simulation part 150 becomes an ideal semiconductor device which is operated completely in the same way as a semiconductor device, to be inspected, which does not contain a defect due to its production. A test signal is supplied to the semiconductor device so as to be tested, the test signal is supplied to the ideal semiconductor device so as to be tested equally, and the accuracy of a debugging operation about whether a program for semiconductor test is operated normally can be increased.

(19)日本国特許庁 (JP)

e# .

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001--51025 (P2001-51025A)

(43)公開日 平成13年2月23日(2001.2.23)


(51) Int.Cl.7		識別記号	FΙ			テーマコート*(参考)
G01R	31/28		G01R 3	1/28	I	H 2G032
	35/00		3	5/00	L 5B042	
G06F	11/22	310	G06F 1	1/22	3104	A 5B048
	11/25		1	1/28	3400	C
	11/28	340	1	1/26	310	
			審查請求	未請求	請求項の数3	OL (全 8 頁)
(21)出願番号		特顧平11-228487	(71)出額人	3900051	75	
				株式会社	生アドバンテス	
(22)出顧日		平成11年8月12日(1999.8.12)		東京都	康馬区旭町1丁目	32番1号
			(72)発明者	東晋	乍	
				東京都	東馬区旭町1丁目	132番1号 株式会
				社アドノ	ペンテスト内	
			(72)発明者	福島	青	
				東京都線	東馬区旭町1丁目	132番1号 株式会
				社アドノ	ペンテスト内	
			(74)代理人	1001031	71	
				弁理士	爾貝 正彦	
						最終質に絞く

(54) 【発明の名称】 半導体試験用プログラムデバッグ装置

(57)【要約】

【課題】 実際の被検査用半導体デバイスに対して半導体試験用プログラムを動作させた場合と同様の試験結果を得て、この試験結果に基づいて半導体試験用プログラムの内容を的確に検証できるようにする。

【解決手段】 テスタエミュレート部140は、汎用コンピュータのオペレーティングシステムの下でデバッグ対象となるデバイステストプログラム112を動作させ、疑似的に半導体試験装置を構成する。HDLシミュレート部150は、ハードウェア記述言語によって記述されたファイルに基づいて半導体デバイスをシミュレートする。HDLシミュレート部150によってシミュレートされた半導体デバイスは、製造による欠陥を含まない被検査用半導体デバイスと全く同じように動作する理想的な半導体デバイスとなる。この半導体デバイスに対して試験信号を供給し、試験することによって、理想的な半導体デバイスに対して試験信号を供給し、試験を行うことと等しくなり、半導体試験用プログラムが正常に動作するか否かのデバッグ精度を高めることが可能となる。



【特許請求の範囲】

【請求項1】 半導体試験用プログラムに基づいて被検査用半導体デバイスに印加される試験信号を疑似的に発生して半導体試験装置の動作をエミュレートするテスタエミュレート手段と、

ハードウェア記述言語に基づいて前記被検査用半導体デバイスをシミュレートし、シミュレートされた前記被検査半導体デバイスに前記テスタエミュレート手段から出力される前記試験信号を供給し、この試験信号の供給に応じて前記被検査用半導体デバイスから出力される信号をシミュレートして出力するハードウェア記述言語シミュレート手段と、

前記ハードウェア記述言語シミュレート手段によってシミュレートされた前記被検査用半導体デバイスから出力される信号に基づいて前記半導体試験用プログラムのデバッグを行うデバッグ手段とを含んで構成されることを特徴とする半導体試験用プログラムデバッグ装置。

【請求項2】 請求項1において、

前記ハードウェア記述言語シミュレート手段は、前記ハードウェア記述言語としてVerilog-HDLに基づいて前記被検査用半導体デバイスをシミュレートすることを特徴とする半導体試験用プログラムデバッグ装置。

【請求項3】 請求項1において、

前記ハードウェア記述言語シミュレート手段は、前記ハードウェア記述言語としてVHDLに基づいて前記被検査用半導体デバイスをシミュレートすることを特徴とする半導体試験用プログラムデバッグ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体試験装置を エミュレートして試験用プログラムの検証を行う半導体 試験用プログラムデバッグ装置に関する。

[0002]

【従来の技術】従来から、出荷前のロジックICや半導 体メモリ等の各種の半導体素子に対して直流試験や機能 試験等を行うものとして、半導体試験装置が知られてい る。半導体試験装置が行う試験は大別して、機能試験と 直流試験である。機能試験は、被検査用半導体デバイス に所定の試験パターン信号を与え、この試験パターン信 号に対して予定通りの動作を被検査用半導体デバイスが 行ったか否かを検査するものである。直流試験は、被検 査用半導体デバイスの各端子の直流特性が予定した特件 を満たしているか否かを検査するものである。例えば、 既知の電圧を印加した場合に予定通りの電流が端子から 取り出せるか否かを試験する電圧印加電流測定試験、ま たは既知の電流を流したり取り出したりした場合に予定 通りの電圧が端子に発生しているか否かを試験する電流 印加電圧測定試験などがある。また、機能試験を行う場 合でも、ハイレベル時の電圧を正規の電圧値、例えば5

ボルトよりも低い値の4ボルトに設定したり、またはローレベル時の電圧を正規の電圧値、例えば0ボルトよりも高い値の0.5ボルトに設定したり、被検査用半導体デバイスに印加される電圧条件や電流条件などを種々変更して行う場合が多い。

【0003】機能試験や直流試験を行う場合にどのよう な項目の試験をどのような条件で行うかの各種の条件は 予め半導体試験用プログラムに組み込まれているので、 この半導体試験用プログラムを動作させることによって 被検査用半導体デバイスの各種試験を行うことができ る。しかしながら、半導体試験用プログラムは、試験項 目の設定、試験条件の設定、試験の実行、試験結果の判 定などといった多岐に渡る動作を制御しなければなら ず、膨大なステップのプログラムで構築されている。こ の半導体試験用プログラムは被検査用半導体デバイスの 種類が変更になったり、そのロジックが変更になったり した場合、それに併せて種々変更されなければならな い。半導体試験用プログラムが新規に作成されたり、変 更された場合にそのプログラム自体が正常に動作するも のなのか否か、そのプログラムの評価を行わなければな らない。その一方法として、実際の半導体試験装置を用 いて予め良否の分かっている被検査用半導体デバイスに 対して、半導体試験用プログラムを動作させて、そのプ ログラムの評価を行っていた。しかし、半導体試験装置 自体が高価であって導入台数も少ないことから、実際の 半導体試験装置を用いて半導体試験用プログラムが正常 に動作するか否かの評価を行うことは、半導体試験のラ インを停止することになり、好ましくない。そこで、従 来は、実際の半導体試験装置を用いて半導体試験用プロ グラムの評価を行うのではなく、ワークステーション等 の汎用コンピュータを用いて半導体試験装置をエミュレ ートして、その半導体試験用プログラムが正常に動作し ているか否かの検証を行っていた。

【0004】このように半導体試験装置をエミュレートするものとして、例えば特開平9-185519号公報に記載されたようなものがある。これは、半導体試験用プログラムが正常に動作するか否かを試験するためのデバッグ装置に関するものである。これは、汎用コンピュータのオペレーティングシステムの下でデバッグ対象となる半導体試験用プログラムを動作させることによって、疑似的な半導体試験装置を構成している。この疑似的な半導体試験装置にインタフェース部を介して仮想被試験素子部、試験条件設定部、試験項目設定部、試験結果格納部などを接続し、この仮想被試験素子部に設定された仮想データを、試験条件設定部に設定された試験条件にしたがって読み込むことによって擬似的な機能試験や直流試験を行っている。

[0005]

【発明が解決しようとする課題】ところで、上述した従来のデバッグ装置は、実際の被検査用半導体デバイスを

用いるわけではなく、半導体試験用プログラムによる機能試験を実際の被検査用半導体デバイスを用いた場合と同等に行うことができなかった。このため、半導体試験用プログラムをデバッグしようとした場合に、被検査用半導体デバイスの機能にしたがった論理の遷移と、期待値との一致不一致とを十分に判定することができず、結果として半導体試験用プログラムの内容を的確に検証することができなかった。

【0006】この発明は、このような点に鑑みて創作されたものであり、その目的は、実際の被検査用半導体デバイスに対して半導体試験用プログラムを動作させた場合と同様の試験結果を得て、この試験結果に基づいて半導体試験用プログラムの内容を的確に検証することのできる半導体試験用プログラムデバッグ装置を提供することにある。

[0007]

【課題を解決するための手段】上述の課題を解決するた めに、請求項1に記載された半導体試験用プログラムデ バッグ装置は、半導体試験用プログラムに基づいて被検 査用半導体デバイスに印加される試験信号を疑似的に発 生して半導体試験装置の動作をエミュレートするテスタ エミュレート手段と、ハードウェア記述言語に基づいて 前記被検査用半導体デバイスをシミュレートし、シミュ レートされた前記被検査半導体デバイスに前記テスタエ ミュレート手段から出力される前記試験信号を供給し、 この試験信号の供給に応じて前記被検査用半導体デバイ スから出力される信号をシミュレートして出力するハー ドウェア記述言語シミュレート手段と、前記ハードウェ ア記述言語シミュレート手段によってシミュレートされ た前記被検査用半導体デバイスから出力される信号に基 づいて前記半導体試験用プログラムのデバッグを行うデ バッグ手段とを含んで構成されるものである。

【0008】 テスタエミュレート手段は、汎用コンピュ ータのオペレーティングシステムの下でデバッグ対象と なる半導体試験用プログラムを動作させ、疑似的に半導 体試験装置を構成するものである。ハードウェア記述言 語シミュレート手段は、Verilog-HDL又はV HDL等のハードウェア記述言語によって記述されたフ ァイルに基づいて半導体デバイスをシミュレートするも のである。従って、ハードウェア記述言語シミュレート 手段によってシミュレートされた半導体デバイスは、製 造による欠陥を含まない被検査用半導体デバイスと全く 同じように動作する理想的な半導体デバイスなので、こ の半導体デバイスに対して試験信号を供給し、試験する ことによって、理想的な半導体デバイスに対して試験信 号を供給し、試験を行うことと等しくなり、半導体試験 用プログラムが正常に動作するか否かのデバッグ精度を 高めることが可能となる。

[0009]

【発明の実施の形態】以下、本発明に係る半導体試験用

プログラムデバッグ装置の一実施の形態について、図面を参照しながら説明する。図1は、半導体試験用プログラムデバッグ装置の全体構成を示す図である。デバッグ装置100は、半導体試験装置の動作をエミュレートし、かつ被検査用半導体デバイスの動作をシミュレートすることによって、半導体試験用プログラムが正常に動作するか否かを検証するためのものであり、ワークステーション等の汎用コンピュータによって実現される。

【0010】この実施の形態に係るデバッグ装置100 は、実際の半導体試験装置及び被検査用半導体デバイス の動作を模擬するものなので、その詳細な説明を行う前 に、模擬される半導体試験装置の構成について説明す る。

【0011】図2は、実際の半導体試験装置の全体構成を示す図である。同図では、半導体試験装置200に実際の被検査用半導体デバイス250が接続された状態が示されている。半導体試験装置200は、被検査用半導体デバイス250に対して各種の直流試験(DCパラメトリック試験)や機能試験を行うものである。半導体試験装置200は、テスタ制御部210、テスタバス230、テスタ本体240、被検査用半導体デバイス250を搭載するソケット部(図示せず)を含んで構成されている。

【0012】テスタ制御部210は、テスタ本体240の動作を制御するためのものであり、半導体試験用プログラム(デバイステストプログラム)212、アプリケーションプログラム214、言語解析実行部216、テスタライブラリ218、テスタバスドライバ220を含んで構成されている。

【0013】 デバイステストプログラム212は、ユー ザが半導体試験装置200を用いて、被検査用半導体デ バイス250に対してどのような試験を行うのか、その 手順や方法を記述したものである。一般的にこのデバイ ステストプログラムは、半導体試験装置200のユーザ によって開発作成されるものである。従って、ユーザは 実際の半導体試験装置200を用いることなく、この実 施の形態に係るデバッグ装置100を用いて自分の作成 したデバイステストプログラム212が正常に動作する か否かの検証を行い、完成度の高いデバイステストプロ グラムを作成することができる。 言語解析実行部216 は、デバイステストプログラム212の構文解析などを 行い、デバイステストプログラム212に従って半導体 試験装置200を忠実に動作させる中心的な役割を果た すものである。アプリケーションプログラム214は、 デバイステストプログラム212及び言語解析実行部2 16と連携して動作するものであり、機能試験及び直流 試験に対応した実際の試験信号等を被検査用半導体デバ イス250に印加し、その出力信号を取り込んで被検査 用半導体デバイス250の良否を判定したり、特性を解 析するものである。 テスタライブラリ218は、 言語解

析実行部216によって構文解析が行われた後のデバイステストプログラム212の命令をレジスタレベルの命令(後述するレジスタ242へのデータ書き込み命令及びレジスタ242からのデータ読み出し命令に関するデータ)に変換して、半導体試験装置200の動作に必要なデータの作成や設定を行うとともに、テスタ本体240に対して測定動作を指示する。テスタバスドライバ220は、テスタバス230を介して、テスタライブラリ218によって作成されたデータをテスタ本体240内のレジスタ242に転送する。

【0014】テスタ本体240は、テスタバス230を介して取り込まれたテスタ制御部210からのデータに基づいて被検査用半導体デバイス250に対して各種の試験を行う。テスタ本体240は、レジスタ242とメモリ244と試験実行部246とを含んで構成される。レジスタ242は、テスタバス230を介して取り込まれたテスタライブラリ218からのデータを格納する。このレジスタ242に格納されたデータは、直接あるいはメモリ244を介して試験実行部246に出力される。また、レジスタ242及びメモリ244は、試験実行部246からの試験結果に関するデータを格納する試験結果格納領域(図示せず)を有する。

【0015】試験実行部246は、機能試験実行部247およびDCパラメトリック試験実行部248を備えている。試験実行部246は、レジスタ242やメモリ244に格納されたテスタライブラリ218からのデータに基づいて、被検査用半導体デバイス250に対して機能試験やDCパラメトリック試験を行い、その試験結果のデータをレジスタ242やメモリ244の試験結果格納領域に格納する。レジスタ242及びメモリ244に格納された試験結果データは、テスタドライバ220によってテスタバス230を介して直接テスタライブラリ218に取り込まれる。なお、メモリ244に格納された試験結果データは、レジスタ242を介してテスタライブラリ218に取り込まれる。

【0016】図1のデバッグ装置100は上述の半導体 試験装置200の全体動作をエミュレートすると共に被 検査用半導体デバイス250の動作をシミュレートする ものである。従って、半導体試験装置200用に作成さ れたデバイステストプログラム112を図1のデバッグ 装置100を用いて実行すると、そのデバイステストプログラム112の動作がユーザの意図したものと一致す るか否かを調べることができる。次に、この実施の形態 に係るデバッグ装置100の構成について説明する。

【0017】図1に示すエミュレータ制御部110は、デバイステストプログラム112、アプリケーションプログラム114、言語解析実行部116、テスタライブラリ118、テスタバスエミュレータ120を含んで構成されている。このエミュレータ制御部110は、テスタエミュレート部140の動作を制御するためのもので

あり、図2に示した半導体試験装置200に含まれるテスタ制御部210と基本的に同じ動作を行う。

【0018】 デバイステストプログラム112は、半導 体試験装置200を用いて被検査用半導体デバイス25 0に対してどのような試験を行うのか、その手順や方法 を記述したものであり、デバッグ装置100によってデ バッグの対象となるプログラムである。従って、図2の デバイステストプログラム212がそのままこのデバイ ステストプログラム112として移植され、同様の動作 を行うように構成される。アプリケーションプログラム 114、言語解析実行部116及びテスタライブラリ1 18についても同様に、図2のアプリケーションプログ ラム214、言語解析実行部216及びテストライブラ リ218がそのまま移植され、同様の動作を行うように 構成される。 テスタバスエミュレータ120は、エミュ レータ制御部110とテスタエミュレート部140との 間を仮想的に接続する仮想テスタバス130を駆動し、 この仮想テスタバス130を介してテスタライプラリ1 18とテスタエミュレート部140との間のデータの送 受を制御する。

【0019】テスタエミュレート部140は、図2のテスタ本体240の動作をソフトウェアで実現したものであり、エミュレータ制御部110内のテスタライブラリ118の動作指示に応じてハードウェア記述言語(HDL)シミュレータ150に対する模擬的な試験を行う。テスタエミュレート部140は、仮想レジスタ142と仮想メモリ144と仮想試験実行部146を含んで構成されている。仮想レジスタ142は、テスタライブラリ118からのデータを格納する。この仮想レジスタ142に格納されたデータは、直接あるいは仮想メモリ144を介して仮想試験実行部146に送られる。また、仮想レジスタ142と仮想メモリ144は、仮想試験実行部146から出力される仮想試験結果データを格納する試験結果格納領域(図示せず)を有する。

【0020】仮想試験実行部146は、機能試験実行部 147及びDCパラメトリック試験実行部148を備え ている。この仮想試験実行部146は、仮想レジスタ1 42に格納されたテスタライプラリ118からのデータ に基づいて、HDLシミュレート部150に対して所定 の信号を出力して、機能試験実行部147による機能試 験やDCパラメトリック試験実行部148によるDCパ ラメトリック試験を行い、その仮想試験結果データを仮 想レジスタ142や仮想メモリ144の試験結果格納領 域に格納する。仮想レジスタ142及び仮想メモリ14 4に格納された仮想試験結果データは、仮想テスタバス 130を介してテスタライブラリ118に出力される。 試験結果解析判定部160は、仮想レジスタ142や仮 想メモリ144又はテスタライブラリ118に格納され ている仮想試験結果データと、予想される試験結果の期 待値とを比較検討し、デバイステストプログラム112

が正常に動作しているか否かの検証を行い、その結果を ユーザに表示する。例えば、デバイステストプログラム 112の実行によって誤った試験結果が得られた場合 は、その誤った試験結果の原因となるプログラムの行番 号等をモニタ(図示せず)上に表示したり、プリンタ (図示せず)で印字したりする。

【0021】次に、テスタエミュレート部140の動作 について説明する。テスタエミュレート部140は、仮 想テスタバス130から仮想レジスタ142へのアクセ スが入ると、仮想レジスタ142のアドレスをもとにそ のアクセスが仮想レジスタ142のどの部分へのアクセ スかを計算し、その場所にデータを書き込んだり、その 場所からデータを読み出したりする。また、テスタエミ ュレート部140は、仮想レジスタ142のアクセスを 介して仮想メモリ144へのアクセスが生じると、固有 の仮想メモリ144に対してデータを書き込んだり、デ ータを読み出したりする。この場合、一般的に一つの仮 想レジスタ142だけでは仮想メモリ144に対してデ ータを読み書きするのに十分な情報を得ることはできな い。そこで、この実施の形態では、テスタエミュレート 部140は関連する仮想レジスタ142の内容を参照し て、仮想メモリ144に対するデータの読み書きをも行 うようにしている。なお、図2の半導体試験装置200 と同様の処理を行う場合は、仮想メモリ144に格納さ れた仮想試験結果データは、仮想レジスタ142及び仮 想テスタバス130を介してテスタライプラリ118に 出力されることになるが、デバッグ装置100の場合に は、仮想メモリ144に格納された仮想試験結果を直接 テスタライブラリ118に出力するように構成してもよ 11

【0022】テスタエミュレート部140に対して、波 形の発生(機能試験)を開始するレジスタがアクセスさ れた場合、第1のタスクにおいて仮想試験実行部146 による波形の発生処理を行う。このとき、波形発生に関 する必要なデータは仮想レジスタ142及び仮想メモリ 144に予め格納されているので、仮想試験実行部14 6はそれを参照しながら波形を発生する。仮想試験実行 部146によって発生された波形は、プログラミング言 語インターフェイス(PLI: Programing Language In terface) 149, 151を介してHDLシミュレート部 150に転送される。HDLシミュレート部150は入 力された波形に基づいて実際の被検査用半導体デバイス 250と全く同じ動作をシミュレートする。HDLシミ ュレート部150によってシミュレートされた結果の出 カピンデータは再び仮想試験実行部146にフィードバ ックされ、そこで期待値と比較され、その結果が所定の 仮想レジスタ142及び仮想メモリ144に格納され る。上述の一連の動作はテスタエミュレート部140の 動作サイクル毎に実行処理される。

【0023】HDLシミュレート部150は、Veri

log-HDL又はVHDL等のハードウェア記述言語 によって記述されたファイルに基づいた半導体デバイス をシミュレートするものである。すなわち、HDLシミ ュレート部150は、図2に示す実際の被検査用半導体 デバイス250の設計時におけるVerilog-HD Lファイル又はVHDLファイルに基づいて、製品その ものの半導体デバイスをシミュレートしているので、シ ミュレートされた半導体デバイスは、製造による欠陥を 含むことなく、被検査用半導体デバイス250と全く同 じように動作する理想的な半導体デバイスとなる。従っ て、テスタエミュレート部140は、このような理想的 な半導体デバイスに対して試験を行うことになる。な お、HDLシミュレート部150と仮想試験実行部14 6との間は、プログラミング言語インターフェイス14 9,151を介して接続され、試験信号及び試験結果の やりとりが行われるようになっている。

【0024】なお、テスタエミュレート部140はテス タを構成するロジック部品を一つ一つシミュレートする ことは行わずに、テスタの性質に着目して、タイミング データや波形フォーマットをメインに波形データをイベ ント形式に1サイクル分作り出してHDLシミュレート 部150に供給している。 HDLシミュレート部150 はそれを構成するロジック部品をイベント・ドリブン方 式により一つ一つシミュレートし、1テスタサイクルが 完了するまで実行する。そして、1テスタサイクルが終 了した時点でその内部状態を保持したまま、シミュレー トを打ち切って、そのサイクル中の出力変化をイベント 形式でテスタエミュレート部140に転送する。 テスタ エミュレート部140はHDLシミュレート部150か らの1サイクル分の出力変化を再び解析し、期待値と比 較し、パス/フェイルの判定結果を仮想レジスタ142 や仮想メモリ144に格納する。このような動作を行う ことによって、テスタエミュレート部140の波形発生 の効率が良くなる。また、サイクル毎にデータを処理し ているのでデータの転送効率が良くなる。また、場合に よっては、複数サイクルをまとめて処理してもよい。

【0025】上述したエミュレータ制御部110及びテスタエミュレート部140がテスタエミュレート手段に、ハードウェア記述言語シミュレート部150がHD Lシミュレート手段に、試験結果解析判定部160がデバッグ手段にそれぞれ対応する。

【0026】図1のデバッグ装置100の動作を図面を用いて説明する。図3は、直流試験(DCパラメトリック試験)又は機能試験用のデバイステストプログラム112を実行した場合におけるデバッグ装置100の動作手順を示す流れ図である。このフローは、ユーザがデバイステストプログラム112のデバッグ動作を指示することによって処理を開始する。まず、ステップ100でデバッグ動作の対象となるデバイステストプログラム112が実行される。次にステップ101でエミュレータ

制御部110内の言語解析実行部116がデバイステストプログラム112の構文解析を行う。言語解析実行部116によって構文解析が行われた後、ステップ102でテスタライブラリ118がデバイステストプログラム112の命令をレジスタレベルの命令に変換し、それに基づいてデバッグ装置100の動作に必要なデータを作成し、これらのデータをテスタエミュレート部140内の仮想レジスタ142に格納する。仮想レジスタ142へのデータの格納が終了すると、ステップ103でエミュレータ制御部110はテスタエミュレート部140に対して測定動作を指示する。

【0027】エミュレータ制御部110から測定動作の 指示を受けたテスタエミュレート部140は、エミュレ ータ制御部110内のテスタライブラリ118の動作指 示に応じてHDLシミュレート部150に対して擬似的 な機能試験又は直流試験(DCパラメトリック試験)を 行う。具体的には、ステップ104でエミュレータ制御 部110内のテスタライブラリ118の動作指示に応じ て、仮想試験実行部146内の機能試験実行部147又 はDCパラメトリック試験実行部148が、仮想レジス タ142に格納されたデータに基づいた所定の試験信号 をHDLシミュレート部150に出力する。ステップ1 05で、HDLシミュレート部150は、Verilo g-HDLファイル又はVHDLファイルに基づいてシ ミュレートされた被検査用半導体デバイスに試験信号を 印加し、機能試験又は直流試験(DCパラメトリック試 験)を行い、その試験結果に対応した測定値を出力す る。HDLシミュレート部150から測定値が出力され ると、ステップ106で、機能試験実行部147又はD Cパラメトリック試験実行部148は、この測定値を仮 想試験結果データとして、仮想レジスタ142や仮想メ モリ148に格納する。仮想レジスタ142や仮想メモ リ148に格納された仮想試験結果データは、ステップ 107でエミュレータ制御部110内のテスタライブラ リ118に出力され、テスタライブラリ118は、この 仮想試験結果データに対応する所定の処理を行う。

【0028】なお、デバイステストプログラム112には種々の測定結果に対応してどのような動作を行うかが予め記述されているので、仮想試験結果データに対応してテスタライブラリ118の行う処理が、プログラム作成者の意図したものであれば、デバイステストプログラム112の該当箇所に誤りのないことが検証される。反対に、仮想試験結果データに対応してテスタライブラリ118の行う処理が、プログラム作成者の意図したものでなければ、デバイステストプログラム112の該当箇所に誤りがあることが検証される。このようにしてデバイステストプログラム112のデバッグ動作が行われる。

【0029】このように、HDLシミュレート部150 は、実際の被検査用半導体デバイス250の設計時にお けるVerilog-HDLファイル又はVHDLファイルに基づいて半導体デバイスをシミュレートしており、製造誤差や製造欠陥のない理想的な半導体デバイスに対して試験を行うことになるので、実際に製造された良品の被検査用半導体デバイスを用いた場合よりもバラッキが少なく、試験時における動作を的確にエミュレートすることができ、デバイステストプログラム112のデバッグの精度を高めることが可能となる。

【0030】また、上述した実施の形態では、被検査用 半導体デバイス250の試験を行うデバイステストプロ グラムをデバッグするデバッグ装置100について考え たが、被検査用半導体デバイスの種類としては、Ver ilogーHDLファイル又はVHDLファイルによっ て特定される半導体メモリ、各種のプロセッサ、ロジッ ク用のIC等、様々なものが考えられる。

【0031】なお、上述の実施の形態では、実際の被検査用半導体デバイスの設計時におけるVerilogーHDLファイル又はVHDLファイルに基づいて半導体デバイスをシミュレートする場合について説明したが、半導体試験用プログラムデバック用に特別に作成されたVerilogーHDLファイル又はVHDLファイルを用いて半導体デバイスをシミュレートするようにしてもよい。

【0032】また、上述の実施の形態では、半導体試験用プログラムをデバッグする場合について説明したが、正式な半導体試験用プログラムを用いてVerilogーHDLファイル又はVHDLファイルに基づいてシミュレートされた半導体デバイスを試験することによって、VerilogーHDLファイル又はVHDLファイルをデバッグするようにしてもよい。

[0033]

【発明の効果】上述したように本発明によれば、実際の被検査用半導体デバイスに対して半導体試験用プログラムを動作させた場合と同様の試験結果を得て、この試験結果に基づいて半導体試験用プログラムの内容を的確に検証することができるという効果がある。

【図面の簡単な説明】

【図1】本実施形態のデバッグ装置の全体構成を示す図である。

【図2】半導体試験装置の全体構成を示す図である。

【図3】 デバイステストプログラムを実行した場合のデバッグ装置の動作手順を示す流れ図である。

【符号の説明】

100 デバッグ装置

110 エミュレータ制御部

112 デバイステストプログラム

140 テスタエミュレート部

146 仮想試験実行部

147 機能試験実行部


148 DCパラメトリック試験実行部


150 HDLシミュレート部 149,151 プログラミング言語インターフェイス

160 試験結果解析判定部


【図1】

【図2】





【図3】



(8) 開2001-51025 (P2001-510:\$

フロントページの続き

Fターム(参考) 2G032 AA01 AA07 AB01 AC08 AD02 AE12 AL00 5B042 HH07

5B048 AA20 BB05 DD04 DD15